Los fabricantes de chips de memoria NAND 3D están avanzando en dos frentes para las siguientes generaciones. Por un lado, cambiando el tipo de memoria del tipo de TLC a QLC —almacenan tres y cuatro bits por celda respectivamente, duplicando en esencia su capacidad—. Por otro lado, aumentando el número de capas apiladas que tiene un chip, lo que implica mejoras en los procesos de fabricación y en la realización de las vías a través de silicio para conectarlas.
Western Digital, tras comprar SanDisk, ha continuado con el desarrollo de las tecnologías relacionadas con ellas, y ha indicado que ya tiene lista la memoria NAND 3D de 96 capas, y que la ha puesto en manos de fabricantes de dispositivos de almacenamiento. Se trata de la tecnología BiCS 4 —un acrónimo del inglés bit column stacked, o columnas de bits apiladas— que comparte con Toshiba, como antesala de la tecnología BiCS 5 de 128 capas que llegará a mediados o finales de 2019.
Mientras tanto, Western Digital también está ultimando la producción de memoria NAND 3D con BiCS 4 tanto de tipo TLC como QLC, que tendrán distinta orientación comercial debido a que la QLC dispondrá de menor durabilidad. Eso la deja, por el momento, restringida al sector empresarial para tareas en las que se precise lectura desde la unidad y no tanto una grabación continuada.
Al aumentar el número de capas de memoria por chip y pasar de grabar tres a cuatro bits por celda, lo que se consigue es aumentar la densidad de bits por chips, o dicho de otra forma, abaratar el coste de producción del almacenamiento. Eso se ha notado en los últimos meses, aunque después del verano aumente la demanda y los precios con motivo de la campaña navideña.
