TSMC tiene casi listo su proceso litográfico de 3 nm, el cual debería debutar a finales de 2022, y por tanto la mirada está puesta en los nodos litográficos que están por llegar. La compañía ha anunciado un gran avance en el desarrollo de su proceso de 1 nm, el cual llegará después del de 2 nm en el cual cambiará los transistores de efecto de campo con aleta (FinFET) por los de de puerta completa de nanotubos (GAAFET).
El avance ha sido publicado en la revista Nature, aunque por ahora es sobre todo en el plano teórico y no en el de su integración en la fabricación a 1 nm. De momento el proceso litográfico más avanzado del que se ha producido una oblea es el de 2 nm de IBM. En este caso el avance tiene que ver con los materiales utilizados, indicando que el bismuto se puede utilizar a estos niveles de integración para reducir la resistencia al paso de corriente, mejorando la eficiencia energética y acercándose a los límites físicos de los semiconductores.
Esta investigación ha sido llevada a cabo por TSMC junto a la Universidad Nacional de Taiwán (UNT) y el Instituto Tecnológico de Massachusetts (MIT). El MIT fue quien hizo el descubrimiento inicial y TSMC simplificó el proceso de deposición del bismuto para crear chips. Por su lado, la UNT se encargó de reducir el tamaño del canal a través de un sistema litográfico de haz de ion de helio.
Si sigue la cadencia actual, el proceso de 1 nm debería estar listo para producción en 2025.
