TSMC se adelantó a Samsung en poner en el mercado los primeros chips producidos a 5 nm, y tiene pinta de que también se adelantará con los 3 nm. Eso sí, Samsung recurrirá a un nuevo tipo de transistor de puerta completa —GAAFET, aunque Samsung lo llama MBCFET— mientras que TSMC se mantendrá en los FinFET. Está por ver las mejoras que pueda introducir la solución de Samsung, pero mientras tanto TSMC ya tiene planeado su proceso de 3 nm+ para su llegada en 2023, un año después del de 3 nm, y se afirma que el primer cliente en usarlo será Apple.
Los 3 nm de TSMC aportarán una mejora de hasta el 15 % de rendimiento, hasta un 30 % de reducción de consumo y un aumento del 70 % en la densidad de transistores por milímetro cuadrado. La combinación exacta de los tres parámetros dependerá de las decisiones de diseño para cada chip que se lleve a este proceso litográfico. TSMC no ha indicado qué mejoras adicionales supondrá el proceso de 3 nm+ frente al de 3 nm.
Vía: TechPowerUp.
