El proceso de 3 nm (N3) de TSMC no ha tenido tirón entre sus clientes por un tema de coste, por lo que casi todos se han mantenido en los de 5 nm y sus derivados directos de 4 nm. Al final la mejora no era tan grande como para justificar un aumento más que sustancial de precio, y se ha limitado a usarla Apple porque sus márgenes de beneficios son muy altos y se lo puede permitir. Pero la litografía de 3 nm mejorada (N3P) ya sí proporcionará una mejora coste-características que haga atractivo hacer el cambio del N5 a este N3P. Según TSMC, entrará en producción antes de final de año.
El proceso N3 (o N3B) fue el que inició la serie y entró en producción en masa a finales de 2022, mientras que a finales del año pasado entró el de 3 nm mejorado (N3E), pero ha seguido sin atraer a los clientes de la compañía. Lo demuestra que en la última presentación de resultados de TSMC el proceso de 3 nm redujo a la mitad lo que aporta a los ingresos de la compañía respecto al T4 2023 —aunque también se deba en parte a la eliminación del efecto novedad en el precio—.
Este N3P es una reducción óptica del N3E, por lo que el principal beneficio es un aumento de la densidad del chip. Tampoco es muy grande, del 4 %, mientras que se gana hasta un 5 % más de rendimiento a mismo consumo o se reduce un 5-10 % el consumo a mismo rendimiento.
Puede haber una ligera mejora en la densidad de la SRAM que incluyen los chips, que es principalmente la caché de los chips lógicos como procesador, pero es el tema pendiente de TSMC en sus últimas litografías. Al no poder compactarlas al final la caché supone cada vez más porcentaje del tamaño de los chips, lo cual evita reducir su tamaño en general porque se incluye cada vez más caché en los procesadores.
Vía: AnandTech.