Ahora mismo son solo dos las fundiciones de chips que tienen la tecnología para fabricar por debajo de los 10 nm: Samsung y TSMC. GlobalFoundries anunció recientemente que abandonaba el desarrollo de su proceso litográfico a 7 nm, dejando a TSMC como la única (y cara) opción para aquellos que quieren producir sus diseños de chips a este nivel. Pero Samsung no está quieta, y a los anuncios previos de producir por debajo de los 10 nm, ha añadido un proceso nuevo.
Se trata del 8LPU —low power ultimate—, basado en el mismo proceso que usa para los 10 nm, usando patrones múltiples para crear las obleas. Se une al 8LPP —low power plus— del año pasado, y frente al de 10 nm sigue reduciendo el espacio necesario un 10 % y mejorando el consumo otro 10 %, si bien no ha indicado cómo mejora el 8LPU frente al 8LPP. La producción en masa empezará el próximo año.
![samsung_foundry_risk_production_roadmap_575px.png](https://static-geektopia.com/storage/geek/posts/2018/09/08/samsung_foundry_risk_production_roadmap_575px.png)
Samsung también ha indicado que sigue sus planes para fabricar con un proceso 7LPP usando luz ultravioleta extrema (UVE), que aporta menos complejidad a la hora de crear las obleas frente al uso de patrones múltiples actualmente, si bien es un proceso más difícil de desarrollar inicialmente. También tiene mejoras en el terreno del consumo. La producción la hará usando los escáneres Twinscan NXE:3400B fabricados por la neerlandesa ASML, instalados en su Fab S3.
Mirando un poco más al futuro, la compañía espera entrar en la producción riesgo en 2019 para los procesos a 4 nm y 5 nm, lo que significa que tiene el desarrollo avanzado y que necesitan empezar a probarlo en producción real para ir cerrando el desarrollo definitivo de estos procesos litográficos. Eso puede llevar entre uno y dos años, según los problemas que vayan surgiendo. Por último, también ha añadido un proceso a 3 nm a su itinerario, que entraría en producción riesgo en 2020. Será el primero en usar los transistores MBCFET (FET de canal-puente múltiple) basados en los GAAFET (FET de puerta expandida).
Vía: AnandTech.