Las grandes compañías están poniendo su mirada en las FPGA o matrices de puertas (lógicas) programables ya que aportan un mayor rendimiento por vatio en cálculos específicos. Los ASIC o circuitos integrados de aplicación específica, usados en los equipos de criptominería, solo pueden ejecutar un tipo de operaciones, pero las FPGA son reprogramables aunque consumen más. Sin embargo, ambos tipos consumen mucho menos que una unidad central de procesamiento (CPU) vulgar, aunque Intel ha experimentado con mezclar CPU y FPGA en un solo encapsulado.
El resultado de ello es el chip Xeon Gold 6138P, y la FPGA integrada es una Arria 10 GX 1150, que proporciona 160 Gb/s de ancho de banda con la CPU y una interfaz de caché coherente para maximizar la aceleración de cómputo que proporciona. Tiene su propia caché y comparte la memoria con la CPU mediante una interconexión Ultra Path (UPI) desarrollada por Intel que es de baja latencia. En este tipo de situaciones, la coherencia de la información —que ambos procesadores usen siempre la información más actual generada por cualquier de ellos— es vital para realizar de manera eficaz su labor.
La CPU es de arquitectura Xeon escalable como los presentados desde mediados del año pasado. Dispone de 20 núcleos físicos con multihilo (40 lógicos o hilos de ejecución), con frecuencia base de 2 GHz y turbo de 3.7 GHz. Utiliza memoria DDR4 a 2666 MHz, con 48 pistas PCIe y tres enlaces UPI. Tiene un TDP de 125 W, e Intel ya lo está vendiendo a sus socios pro un precio de 2612 dólares sin incluir los habituales descuentos por volumen.
Intel ha estado desarrollando procesos de fabricación heterogéneos que le permite mezclar chips fabricados a distintas litografías en un solo encapsulado, y fruto de ello son estos y otros procesadores que van a ir llegando al mercado. Probado con un entorno Open vSwitch (OVS), Intel asegura que se mejora la transferencia en un 220 % con una latencia que es la mitad, y pueden ejecutarse el doble de máquinas virtuales en un procesador similar al Xeon 6138P que no tenga la aceleración por FPGA.
Vía: AnandTech.
